三态输出“与非”门电路与上述的“与非”门电路不同，它的输出端除出现高电平和低电平外，还可以出现第三种状态――高阻状态。
下图是ttl三态输出“与非”门电路及其图形符号。
它与前节图比较，只多了二极管d，其中a和b是输入端，e是控制端或称使能端（是另以“与非”门的输出端）。
当控制端e＝1时，三态门的输出状态决定于输入端a,b的状态，实现“与非”逻辑关系，即全“1”出“0”，由“0”出“1”。此时电路处于工作状态。当e＝0（约为0.3v）时，t1的基极电位约为1v，致使t2和t5截止。同时，二极管d将t2的集电极电位钳位在1v，而使t4也截止。因为这时与输出端相联的两个晶体管t4和t5都截止（不管输入端a,b的状态如何），所以输出端开路而处于高阻状态。
下表是三态输出“与非“门的逻辑状态表
控制端e 输入端 输出端y
a b
1 0 0 1
0 1 1
1 0 1
1 1 0
0 × × 高阻