同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲cp上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞d触发器、边沿jk触发器、cmos边沿触发器等。
以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。
一、电路结构
逻辑符号中“j、k ”表示边沿触发输入。加小圆圈：表示下降沿有效触发,不加小圆圈：表示上升沿有效触发。
图 边沿jk触发器
二、逻辑功能
q n+1 =jq n+ kq n（cp下降沿有效）
式中： q n为cp下降沿到来前的状态；q n+1为cp下降沿到来后的状态。