１.转换方式
直接转换adc。
２.电路结构
3位并行比较型a/d转换器原理电路如图1所示。它由电阻分压器、电压比较器、寄存器及编码器组成。
图1 3位并行a/d转换器
３.工作原理
图中的8个电阻将参考电压vref分成8个等级，其中7个等级的电压分别作为7个比较器 c1～c7 的参考电压，其数值分别为vref/15、3vref/15…、13vref/15。输入电压为v1，它的大小决定各比较器的输出状态，如当0≤v1< vref/15时，c7～c1的输出状态都为0；当3vref/15≤v1＜5vref/15时，比较器c6和c7的输出co6=co7=1，余各比较器的状态均为0。根据各比较器的参考电压值， 可以确定输入模拟电压值与各比较器输出状态的关系。 比较器的输出状态由d触发器存储，经优先编码器编码，得到数字量输出。 优先编码器优先级别最高是i7 ，最低的是i1。
设v1变化范围是 0～vref，输出3位数字量为d2d1d0,3位并行比较型a/d转换器的输入、输出关系如表1所示。
表1 3位并行a/d转换器输入与输出关系对照表
模拟输入
比较器输出状态
数字输出
co1
co2
co3
co4
co5
co6
co7
d2
d1
d0
0≤v1< vref/15
0
0
0
0
0
0
0
0
0
0
vref/15≤v1<3vref/15
0
0
0
0
0
0
1
0
0
1
3vref≤v1<5vref/15
0
0
0
0
0
1
1
0
1
0
5vref≤v1<7vref
0
0
0
0
1
1
1
0
1
1
7vref/15≤v1<9vref/15
0
0
0
1
1
1
1
1
0
0
9vref/15≤v1<11vref/15
0
0
1
1
1
1
1
1
0
1
11vref/15≤v1<13vref/15
0
1
1
1
1
1
1
1
1
0
13vref≤v1< vref
1
1
1
1
1
1
1
1
1
1
４.特点
(1)由于转换是并行的，其转换时间只受比较器、触发器和编码电路延迟时间的限制，因此转换速度最快。
(2)随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用比较器的个数为2n-1，如8位的并行a/d转换器就需要28-1=255个比较器。由于位数愈多，电路愈复杂，因此制成分辨率较高的集成并行a/d转换器是比较困难的。
(3)精度取决于分压网络和比较电路。
(4)动态范围取决于vref。
单片集成并行比较型a/d转换器的产品很多，如ad公司的ad9012（ttl工艺，8位）、ad9002(ecl工艺，8位)、ad9020(ttl工艺，10位)等。
５.改进方法
为了解决提高分辨率和增加元件数的矛盾，可以采取分级并行转换的方法。10位分级并行a/d转换原理如图2所示。图中输入模拟信号v1，经取样-保持电路后分两路，一路先经第一级5位并行a/d转换进行粗转换得到输出数字量的高5位，另一路送至减法器，与高5位d/a转换得到的模拟电压相减。由于相减所得到的差值电压小于1vlsb，为保证第二级a/d转换器的转换精度，将差值放大25=32倍，送第二级5位并行比较a/d转换器，得到低5位输出。这种方法虽然在速度上作了牺牲，却使元件数大为减少，在需要兼顾分辨率和速度的情况下常被采用。
图2 分级并行转换10位a/d转换器